現代計算機（jī）組成原（yuán）理與係統實驗箱（16位）

TRY-CMX16+現代計算機組成原理與係統實驗箱（16位）

一、現代計算機原理（lǐ）與係統實驗箱係統簡介：

TRY-CMX16+現代計算機組（zǔ）成原（yuán）理與係統結構是以廣受讚譽的經典產品 TRY-CPT16十六位機（FPGA）擴展（zhǎn）實驗板為基礎（chǔ）研製的第三代麵向教學實踐領域的計算機應用類實驗（yàn）係統。該計算機實驗係統字長16位，以係統結構與原理組成為（wéi）基（jī）礎，綜合接口應用，涉及CPLD/FPGA器件（jiàn）設計，知識麵寬、適（shì）用範（fàn）圍廣泛。

二、現代計算機原理與係（xì）統實驗箱體係結構

係（xì）統可按通用計算機的標準（zhǔn）設計原理計算機，把模型機的（de）構造特性與8086/8051相（xiàng）兼容。係統對於（yú）“定長指令（lìng）”僅從指令格式分類（lèi）的角度舉例驗正（zhèng），動態的體係結構徹底擺脫了（le）非標準實（shí）驗環境下特定和虛構的不規範語言給原理計算機語言教學實踐活（huó）動所帶（dài）來的困擾。

三、現代計算機原理與係（xì）統（tǒng）實驗箱指令構造

TRY-CMX16+的指令格式采用“變長指令字”結構，不同指令操作碼不完（wán）全相同，操作碼的位數不固定，結構（gòu）靈活，減（jiǎn）少指令碼冗餘，提高執行效率，能充分利用（yòng）指令碼所有位，最多可以設計256條指令。在達愛（ài）思通用匯編器的支撐下，既可設計屬於您自己的個性化指令係統，亦可設計成與16/8位微處理器兼容（róng）的標準指令係（xì）統，為模型計算機的通用化設計構建了一個（gè）可操作平台。

微控製器

TRY-CMX16+運用“PLA”理念，用存儲器邏輯與組合邏輯相結合的方法構造微控製器，根據程序需要自動變更當前控製邏輯，對於使用頻率高的簡單指令以及很有用又不複雜的指令選擇組合邏輯，遇複（fù）雜的、不規整需擴充的（de）指（zhǐ）令選擇存儲器邏輯，從而實現動態（tài）計算機（jī）體係結構。

後續（xù）微址

微程序控製器中隱含後續微地址（BAF），采（cǎi）用（yòng）斷定法，由轉移控製段BCF（2位）規定後續微地址形成方式，支持順序執行（uPC+1），進位位轉移，零標誌轉移，無條件轉移，在取（qǔ）指周期（qī）以操作碼形（xíng）成後續微地址。

四、現代計算（suàn）機原（yuán）理與係（xì）統實驗箱時序（xù）層次

TRY-CMX16+擁有（yǒu）一個周期、節拍、脈衝組成的三級時（shí）序係統。以取指周期為始（shǐ）設了四個狀態觸發器，在（zài）組合邏輯控製中，該觸發器為1，控製器進入那個機器周期的微操作。係統按序定拍，隨機器周期動態變更節拍發生（shēng）器，在非取指周期產生T1→T3→T4三拍製節拍發生器，在取指周（zhōu）期產生T1→T2→T3→T4四拍製發生器。

卓越的軟硬件環境

實時部件顯示：各部件單元都以計算機結構模（mó）型布局（jú），清晰明了，各部件均有七段數碼管顯示其十六進製內容。兩個數據流方向（xiàng）指示燈以直（zhí）觀反映當前數據的（de）來源與目標去向。即使不借助PC機也可實時觀察（chá）數據流狀態，判斷其（qí）正確性，提供一目了然的（de）實驗環境。

開放式設計：係（xì）統支（zhī）持三種實驗電路構造方式，即實驗單（dān）元電路的硬布線連接方式、單元電路的控位連接方式和實驗電路“軟連線”方式（shì）。對於實驗單元電路的硬布線連接方式，可采用雙頭實驗導線從零開始（shǐ）在擴展區域逐一搭起一個實驗電路；對於各單元電路的控位連（lián）接，隻需使用雙頭實驗導線在單元電路控位與控（kòng）製信號（hào）之間對應連接，就可構造出（chū）實驗所（suǒ）需的部件控製電路；亦可使用可編程邏輯器件在線（xiàn）設計下（xià）載實驗電路，實現實驗電（diàn）路的“軟接線”。

邏輯分析：對於教師而言，不難體會要（yào）講清時（shí）序關係是不容易的，而學生理解並利用時（shí）序關（guān）係（xì）則難上加難。而（ér）由於現代集成技術的迅猛發展，在實際工作中需要更多的利用（yòng）邏輯分（fèn）析工具進行時序分析。達愛思計算機組成原理教學（xué）實驗係統具備邏輯分析功能，老師可通過電化教學設備向學生現場展示指令與（yǔ）時序的關係，讓學生在實驗時直（zhí）觀地觀測到指令與時（shí）序的（de）關（guān）係，有效的提（tí）高教學效果。

靈（líng）活的多（duō）操作方式

TRY-CMX16+以高性能MCU為核心組成係統的操作與控製平台，自帶鍵盤、LCD顯示，配（pèi）備強大的集（jí）成開發環境，擁有前後台雙環境支持，跟蹤運（yùn）行（háng）軌跡、受理（lǐ）中斷請求、變更控（kòng）製模式、捕捉現場信息。

主流（liú）處理（lǐ）器的多總線結構

係統采用多總線結構，分別是數據總線、指令總（zǒng）線、微總（zǒng）線（xiàn）。這種三者分（fèn）離並行的總線結構，遇取指周期可以並行（háng）完成操作數的存取，在當前指令結束後的首個微周期可直接（jiē）進入下一條（tiáo）指令的取指操作，通（tōng）過微（wēi）總線形成電路解釋與執行的後續微址，因（yīn）此指令總（zǒng）線與微總線的主要仼務是預取指與（yǔ）後（hòu）續微址的預處理。

FPGA開發支持，提供所有VHDL例程

係（xì）統可選配Xilinx的XCV200擴（kuò）展板，具有20萬門大規模FPGA用於CPU模型的設（shè）計，16位（wèi）64K的RAM用於存放用戶程序及數據。學生將設計好的（de）CPU模型下載到FPGA，並將需要（yào）運行的程序下載到RAM，根據先易後難（nán）的實踐思路逐步完成16位機、32位機的（de）設（shè）計。

五、現代計算機組成原（yuán）理與係統實驗箱實驗項目